英特尔等10家厂商成立小芯片标准联盟
北京时间3月3日，英特尔、AMD、Arm、高通、台积电、三星、日月光、Google云、Meta(Facebook)、微软等十大行业巨头联合成立了Chiplet标准联盟，正式推出了通用Chiplet的高速互联标准“Universal Chiplet Interconnect Express”（通用小芯片互连，简称“UCIe”），旨在定义一个开放的、可互操作的Chiplet生态系统标准。
业内需要统一的Chiplet互联标准
Chiplet是异构集成领域的重要技术之一。与传统的单片集成方法相比，Chiplet在许多方面都具有优势和潜力。然而，Chiplet的成熟和广泛应用仍面临许多挑战。
知名业内专家莫大康向《中国电子报》记者表示，目前Chiplet技术主要面临三方面的挑战。首先，Chiplet技术缺少统一的接口标准，而这对于异构集成系统的发展有着至关重要的影响，造成了如今各种异构芯片的互连接口和标准的设计在技术和市场竞争方面难以平衡性能和灵活性；其次，Chiplet的核心封装技术在性能、功耗、成本等方面面临挑战；最后，Chiplet技术缺乏相关电子设计自动化（EDA）的工具链，以及完整且可持续性的生态系统。其中，缺少互联接口标准是最重要的挑战之一。这也是如今台积电、三星、英特尔等芯片巨头们积极探索Chiplet技术，同时大家又各自为战的主要原因。业内专家指出，不同工艺、功能和封装的芯片之间没有统一的通信接口，会造成严重的资源浪费。
UCIe标准出现的最大意义在于，巨头们合力搭建起了统一的Chiplet互联标准，这将加速推动开放的Chiplet平台发展，并横跨x86、Arm、RISC-V等架构和指令集。UCIe标准达成并得到推广后，英特尔旗下的酷睿、至强处理器，AMD旗下的锐龙、霄龙处理器，高通旗下的骁龙处理器，都是典型的Chiplet芯片，在UCIe的框架下，它们都可以和其他不同工艺、不同功能的Chiplet芯片，通过2D、2.5D、3D等各种方式整合在一起，从而更灵活地制造模块化的大型芯片。
在UCIe标准下，未来或许能推出同时集成x86的Chiplet芯片和RISC-V的Chiplet芯片的处理器，并通过架构的混用同时满足PC和移动应用生态的需求。
UCIe 1.0 只是一个开始
此次巨头们联合打造的UCIe标准最初由英特尔提议并制定，后开放给业界，并由巨头们共同制定而成。第一版本的UCIe 1.0标准定义了芯片间I/O物理层、芯片间协议、软件堆栈等，并利用了PCIe、CXL两种成熟的高速互连标准。UCIe 1.0 只是一个开始，借助UCIe的平台，巨头们将打造更加完整的Chiplet生态系统，
据了解，UCIe 1.0标准基本上只适用于2D和2.5D的芯片封装技术，并不适用于3D芯片的封装技术，而随着3D芯片封装技术的推出，联盟也需要推出相关技术来进行支持。
因此，UCle联盟在官网上公开表示，该联盟需要更多半导体企业的加入，来打造更全面的Chiplet生态系统。同时，加盟的芯片企业越多，意味着该标准将得到更多的认可，也有机会被更广泛的采用。
作者丨沈丛
编辑丨连晓东
美编丨马利亚